Построение схемы канального блока БК-2М

Для обработки 63 цифровых потоков E1 мультиплексор содержит четыре  канальных блока БК-2М. В состав каждого блока входят следующие устройства:

1)шестнадцать интерфейсов 2М с устройствами контроля; 2)четыре специализированных микропроцессора 2М х 4;

3                      )преобразователь кода  сигналов из  параллельной  формы  в   последовательную и обратно;

4                      )контроллер (микроконтроллер) блока БК-2М; 5)местный синхрогенератор.

Структурная схема канального блока БК-2М приведена на рис. 2.30.

Рассмотрим  кратко  работу   основных  устройств  блока.  Сигналы   каждого  из  16 цифровых потоков, которые  обрабатываются в   канальном   блоке  БК-2М,  подаются  на входной интерфейс  2М.  Входные  сигналы,  поступающие  от  потребителя  со  скоростью передачи 2048 кбит/с, проходят стыковые цепи, затухание которых на полутактовой частоте 1024 кГц  нормируется в  пределах 0…6 дБ. Поэтому в  оборудовании входного интерфейса происходит  регенерация  поступающего  сигнала.  Затем  выполняется  выделение  тактовой частоты  2048  кГц  и  преобразование   стыкового  кода   HDB-3  восстановленного, т.  е. регенерированного сигнала в двоичный код NRZ.

С  выхода интерфейса  2М  двоичный сигнал  с  тактовой   частотой   записывается в микропроцессор   2М   х   4,   который   представляет  собой    интегральную   микросхему специального    применения    ASIC    (Application    Special   Integrated   Circuit).   Здесь    из поступившего сигнала  формируется   контейнер  С-12  и  к  нему  добавляется трактовый заголовок -12  РОH  с  указанием  маршрута  дальнейшего  прохождения  контейнера.  В результате формируется виртуальный контейнер -12. Добавление к нему указателя TU-12

PTR превращает виртуальный контейнер в субблок TU-12 ёмкостью 9×4 байт. Этот указатель занимает  фиксированные позиции  (биты)  в   синхронном   цикле   передачи  и  определяет положение точки начала сигналов первого -12 в сверхцикле из четырех субблоков TU-12.

Сигналы  каждого  субблока  TU-12  размещаются  в   четырех  форматах,   каждый  из которых имеет размер 9 байт х 63 столбца, что в совокупности образует вторичный формат в структуре цикла передачи STM-1. Так как один  субблок TU-12 имеет ёмкость 9 байт х 4 столбца, то в каждом из четырех указанных форматов размещается один столбец (9 байт х 1) сигнала TU-12. Из первых четырех субблоков TU-12 на выходе микропроцессора 2М х 4 № 1 образуется  частично  заполненный  вторичный формат,  содержащий  по   четыре  столбца байтов в  каждом из четырех форматов, как показано на рис.  2.31. В результате обработки последующих потоков из 16-ти субблоков TU-12 на выходе четырех микропроцессоров 2М х x 4 сформируется частично заполненный вторичный формат, который будет содержать по 16 столбцов байт в каждом из четырех форматов.

В  таком  частично  заполненном  формате  сигналы  поступают  на  передающую  шину трафика, с которой они в  параллельном коде считываются  в  преобразователь кода. В нем выполняется  преобразование  сигналов  в   последовательную  форму.  Сигналы  нагрузки выводятся из канального блока БК-2М и в сопровождении сигналов ЦС и СЦС поступают в устройства БУН.

В  тракте  приема  сигналы  с  выхода БУН  в   канальный  блок  БК-2М  поступают  в последовательной форме. В преобразователе кода они превращаются в параллельную форму и выводятся на приемную шину трафика, с которой в частично заполненных форматах цикла передачи  STM-1  считываются в  микропроцессоры  2М  х  4.  В  микропроцессорах  каждый субблок TU-12 обрабатывается, из него выделяется значение указателя TU-12 PTR, которое используется для определения точки начала виртуального контейнера VC-12.  Из сигналов

VC-12 выделяются заголовки -12 РОH, которые поступают далее на обработку, а  затем ликвидируются. В дальнейшем происходит обработка сигналов С-12.  Полученные из них двоичные сигналы потоков E1 поступают в выходные интерфейсы, где преобразуются в код HDB-3, нормируются и по стыковым цепям со  скоростью передачи 2048 кбит/с подаются потребителю.

Рис. 2.30

Рис. 2.31

Интерфейс 2М имеет устройство контроля выходных сигналов,  назначение  которого состоит в  следующем. При выходе из строя (аварии)  любого из микропроцессоров 2М х 4 сигналы на выходах его четырех интерфейсов 2М будут отсутствовать. Получив сигнал об аварии от микропроцессора, интерфейсы 2М переключают свои входные и выходные порты к  другому  микропроцессору  данного  канального  блока  БК-2М.  Эта   операция  вполне корректна, так как каждый микропроцессор практически имеет не четыре, а восемь входных и выходных портов. На схеме, приведенной на рис.  2.30, показано условно, что выходные порты  интерфейсов, например,  5-го,  …,   8-го  (через  устройства контроля)  могут  быть подключены к  микропроцессору 2Мх4 №1. Реально происходит переключение входных и выходных портов интерфейсов. В результате микропроцессор 2М х 4 №1 будет обслуживать 8 интерфейсов. Таким способом осуществляется резервирование микропроцессоров 2М х 4 во всех блоках БК-2М мультиплексоров систем передачи SDH.

Информация о режиме работы (основной или резервный) микропроцессора передается в преобразователь кода (на рис. 2.30 это показано на примере микропроцессора 2М х 4 №1). На  указанном  рисунке  приведены также  цепи   внутренней  INT  (Internal)  цикловой и сверхцикловой синхронизации.  При   отказе  источника  синхросигналов  мультиплексора канальный блок БК-2М переключается на местный синхрогенератор. Вся работа канального блока   происходит  под  управлением  контроллера  блока  БК-2М,  который  через   шину контроля связан со всеми устройствами блока.

Источник: Хмелёв К. Ф. Основы SDH: Монография. – К.: ІВЦ «Видавництво «Полігехніка»», 2003.-584 с.:ил.

Вы можете следить за любыми ответами на эту запись через RSS 2.0 ленту. Вы можете оставить ответ, или trackback с вашего собственного сайта.

Оставьте отзыв

XHTML: Вы можете использовать следующие теги: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <s> <strike> <strong>

 
Rambler's Top100