Построение блока окончания регенерационной секции

В  блоке  ОРС,  т.  е.  в   приемной  части  RS,  выполняются обратные  преобразования сигналов, в   отличие  от  операций,  проводимых над  сигналами  в   блоке  НРС.  Поэтому построение структурной схемы приемной  части RS однозначно определяется построением схемы  ее  передающей  части  (блока  НРС).  В  соответствии со  схемой  блока  НРС  (см. рис. 3.40) на рис. 3.42 изображена схема приемной части регенерационной секции базового синхронного мультиплексора типа Fiber Wored TN-4X компании Nortel.

Рис. 3.42

Схема  работает  следующим  образом.  Принимаемый  оптический  ЦЛС  со  скоростью передачи   622,08   Мбит/с   поступает   в     ОПМ,   где    происходит    его   оптоэлектронное преобразование.  Полученный   на   выходе   ОПМ   электрический   сигнал   в    блоке   РЭС регенерируется и из  него  выделяется сигнал тактовой частоты.  Восстановленный сигнал проходит   последовательно-паралельный  преобразователь кода.  Затем  принятый   сигнал динамично  выравнивается  по  скорости  передачи  и  фазе, т.  е.  пересинхронизируется  по отношению к циклу передачи модуля STM-4, далее по всему модулю STM-4 вычисляется код BIP-8,  который  используется  для  сравнения с  байтом  В1.  Результаты  сравнения, т.  е. количество  обнаруженных ошибок в  принятом байте В1 за цикл передачи модуля STM-4, передаются в систему контроля и управления, а сигнал STM-4 байт-демультиплексируется на четыре потока байтов модулей STM-1, которые проходят на входы четырех дескремблеров. В устройствах Выделение SOH из  каждого модуля STM-1 выделяются байты заголовка SOH, при этом некоторые  байты этого заголовка 2, 3 и 4-го модулей STM-1 игнорируются (не обрабатываются). Выделенные байты заголовков SOH используются и затем ликвидируются.

Четыре  сигнала  AUG,  полученные  на  выходе  4-х  устройств   Выделение  SOH,  в плавающем первичном формате поступают по адресам, указанным устройством управления, т. е. контроллером данного линейного блока. Все функции контроля и управления выполняет указанный контроллер через блок поддержки SU.

При необходимости можно образовать шлейф на СЛТ. Для этого  принятый сигнал в электрическом   виде   и   в     последовательной   форме   с    устройства   последовательно- паралельного    преобразования    блока    ОРС     подается     в      устройство    параллельно- последовательного преобразования  блока НРС. Этот сигнал модулирует излучение ОПД и таким  образом  возвращается  на  противоположную станцию,  т.  е.  в   тот  пункт  СЛТ,  из которого    он    был    передан.     При    этом    последовательный    выход     параллельно- последовательного преобразователя блока НРС со стороны мультиплексора блокируется.

Аналогичным   образом   можно   выполнить  шлейф   на   мультиплексор,   для    чего передаваемый сигнал  из  параллельно-последовательного преобразователя   блока  НРС  в параллельной форме подается в последовательно-параллельный преобразователь блока ОРС. Поступивший сигнал в  параллельной форме проходит  все  последующие устройства блока ОРС. При этом параллельный вход  последовательно-параллельного преобразователя блока ОРС со стороны СЛТ  блокируется. Для пары блоков НРС и ОРС любого блока RSTN (см. рис. 3.39) шлейфы на мультиплексор и на СЛТ нельзя выполнять одновременно [164].

Структурная  схема  приемной  части  RS  системы  передачи   SDH  типа   AXD-2500 компании Ericsson изображена на рис. 3.43. По этой схеме в  блоке ОРС  принятый сигнал STM-16  после  предварительной обработки  демультиплексируется  в   16  модулей  STM-1. Рассмотрим кратко работу схемы.

Рис. 3.43

Поступающий  из  СЛТ  оптический  ЦЛС  со  скоростью  передачи  2488,32   Мбит/с обрабатывается в блоках ОПМ и РЭС (как и в предыдущей схеме блока ОРС). Полученный после  обработки  в   указанных  блоках  сигнал  хронируется  колебанием  тактовой частоты 2488,32 МГц, которое -выделяется из принятого линейного  сигнала уровня STM-16. Если этот сигнал теряется, т. е. кратковременно пропадает  или из него затрудняется выделение тактовой  частоты,   то   хронирование   выполняется  от  аварийного  генератора  тактовой синхронизации (блок Аварийный  ГТС). В таких случаях через все выходы модулей STM-1 данного  блока  ОРС  посылается  сигнал  индикации  аварии AIS  (Alarm  Indication  Signal) модуля STM-16.

Восстановленный  полученный   сигнал   поступает   в   последовательно-паралельный преобразователь, с  выхода которого  сигнал  в   параллельной  форме  подается  на  вход устройства выравнивания  цикла  передачи  модуля  STM-16,  где  устраняются  возникшие изменения  скорости  передачи  и   фазы  принятого  сигнала  STM-16.  Это  выравнивание осуществляется через поиск сигнала цикловой синхронизации, который образуют байты А1 и А2   (см.   подразд   2.2.3),   находящиеся   в    структуре   заголовка  RSOH   сигнала   STM-16. Обнаруженная кодовая группа синхросигнала (три байта А1 плюс три байта А2, что в сумме составляет 48 бит) указывает начало цикла передачи принятого сигнала  STM-16, который пересинхронизируется.  В  результате  устраняются  возникшие в  СЛТ  изменения  скорости передачи и фазы принятого сигнала STM-16, т. е. обеспечивается его выравнивание.

Далее по всему циклу передачи сигнала STM-16 вычисляется код BIP-8.  Результаты вычисления используются для сравнения с байтом В1 предыдущего цикла передачи сигнала STM-16 для обнаружения ошибок в  принятом сигнале, возникших  в  предшествующей RS. Количество  обнаруженных   ошибок   передается   в    блок   функционального  контроля   и управления данной  системы  передачи  SDH.  Затем  сигнал  STM-16  дескремблируется  и поступает в байт-демультиплексор Byte DMUX, на выходе которого образуются 16 сигналов STM-1.

В течение всего цикла передачи каждого из модулей STM-1, кроме первых трех строк заголовка SOH, которые содержат байты заголовка RSOH, вычисляется код BIP-24 глубиной 24 бит (3 байт). Результаты вычисления  используются для сравнения с тремя байтами В2 заголовка MSOH  предыдущего  цикла передачи  сигнала STM-1. В итоге формируется код BIP-384  =  16  х  BIP-24,  который  позволяет обнаруживать ошибки  в  принятом  сигнале STM-16, возникшие в предшествующей мультиплексной секции. Количество обнаруженных ошибок  передается  в   блок   функционального  контроля  и  управления данной  системы передачи SDH.

После  вычисления кода  BIP-24  сигналы  STM-1  поступают  в  устройства  выделения заголовков SOH, байты которых используются по назначению. Шестнадцать сигналов AUG, полученные на выходах 16 устройств Выделение  SOH, в  плавающем первичном формате поступают по адресам, указанным устройством управления – процессором UP.

Источник: Хмелёв К. Ф. Основы SDH: Монография. – К.: ІВЦ «Видавництво «Полігехніка»», 2003.-584 с.:ил.

Вы можете следить за любыми ответами на эту запись через RSS 2.0 ленту. Вы можете оставить ответ, или trackback с вашего собственного сайта.

Оставьте отзыв

XHTML: Вы можете использовать следующие теги: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <s> <strike> <strong>

 
Rambler's Top100