Построение блока ответвления БО-34М

Как на оконечных пунктах, так и в  пунктах выделения/вставки систем передачи SDH, вместо одного или двух канальных блоков БК-2М могут быть подключены  один или два блока  ответвления БО-34М  соответственно. В  тракте  передачи   каждый  блок  БО-34М обеспечивает обработку до 16 поступающих из БУН цифровых потоков E1 и передачу их в форме ЦЛС в  другой (удаленный) пункт по  электрическому или волоконно-оптическому ЦЛТ.   В   тракте   приема   блока    БО-34М   поступивший  из   удаленного   пункта   ЦЛС обрабатывается и  полученные  16 потоков E1 в  частично заполненном вторичном формате цикла передачи STM-1 вводятся  в БУН.

В состав БО-34М входят такие основные устройства:

1) два преобразователя  сигналов из последовательной формы в параллельную и обратно

–  две интегральные микросхемы ASIC SIRPIT;

2) устройство межинтервального обмена – интегральная микросхема ASIC TSI;

3) процессор формирования модуля STM-1 интегральная микросхема ASIC процессора

STM-1;

4) оптический передатчик или передающий электрический интерфейс;

5) оптический приемник или приемный электрический интерфейс;

6) микроконтроллер блока БО-34М.

Рассмотрим кратко обработку трафика в трактах передачи и приема и работу основных устройств по структурной схеме блока БО-34М, приведенной на рис. 2.37.

Рис. 2.37

Тракт  передачи.  Из  основного или  резервного БУН  сигналы  в  последовательной форме со скоростью передачи 155,52 Мбит/с в  частично  заполненном вторичном формате поступают  на  преобразователь кода,  где  происходит  их  преобразование в  параллельную форму и запись в устройство межинтервальных обменов передатчика TSI ТХ. Это устройство выполняет  переназначение субблоков TU-12, т. е. перегруппировывает  их так, чтобы они занимали  первые 16  мест  в   структуре  цикла  передачи  STM-1.  Далее  байты  нагрузки, считанные с TSI TX, дополняются сформированными сигналами трактового заголовка VC-4

РОН и указателя AU-4 PTR (см. рис. 2.33). Результирующий сигнал в  параллельной форме поступает в ASIC процессора STM-1. Здесь формируются и вставляются на соответствующие

места   внутри   цикла   передачи   STM-1   байты   заголовка  SOH.   Полученные   сигналы скремблируются, преобразуются в  последовательную  форму и подаются на вход ОПД или передающего   электрического   интерфейса.   В   ОПД   происходит   электронно-оптическое преобразование передаваемых сигналов. В результате на выходе ОПД образуется оптический ЦЛС с заданными параметрами, который поступает в ООВ линейного кабеля.

При   использовании  выходного  электрического   интерфейса   передаваемый    сигнал   в преобразователе кода передачи из двоичного преобразуется в линейный код типа СМI. Такой сигнал поступает в формирователь линейного сигнала, на выходе которого – электрический ЦЛС с заданными параметрами. Этот сигнал  через коаксиальный соединитель (коннектор) подается в коаксиальную цепь линейного кабеля.

Тракт   приема.   Входной   ЦЛС   может   быть   оптическим   или   электрическим.   В последнем случае он регенерируется в станционном регенераторе и в преобразователе кода приема  из  кода  СМI  превращается в   двоичный сигнал.  Кроме  того,  из  принятого  и регенерированного ЦЛС выделяется сигнал тактовой частоты. При приеме оптического ЦЛС в   ОПМ   выполняется его  оптоэлектронное  преобразование.   Полученный   электрический сигнал усиливается и регенерируется, из него также выделяется сигнал тактовой частоты, по которому восстанавливается тактовая синхронизация принятого ЦЛС. Обработанный сигнал с  выхода ОПМ  или  входного  электрического  интерфейса  преобразуется  в  параллельную форму и поступает в ASIC процессора STM-1. Далее полученный сигнал синхронизируется по  отношению к циклу передачи STM-1 и дескремблируется. Из него  выделяются байты заголовка  SOH   модуля   STM-1,   которые   обрабатываются    и   используются,   а   затем ликвидируются. Полученные сигналы нагрузки в  формате AU-4 пересинхронизируются к местному синхросигналу цикла  передачи STM-1. Для сигнала нагрузки формируется новое значение указателя AU-4 PTR, которое вставляется на соответствующие позиции. С выхода процессора нагрузка в параллельной форме поступает в TSI RX. В TSI приемника выделяются сигналы  указателя  AU-4  PTR,  которые  используются  для   определения  точки  начала размещения  виртуального контейнера  VC-4,  а  затем  ликвидируются. Далее  выделяются сигналы  заголовка VC-4  POH,   которые  обрабатываются, используются,  а  затем  также ликвидируются. Субблоки TU-12 синхронизируются по отношению к местному сверхциклу, для   них  формируются  новые  значения  указателей  TU-12  PTR.  Полученные   сигналы записываются в TSI приемника в последовательном порядке, где они перегруппировываются, а затем считываются так, чтобы занимать первые 16 мест в структуре цикла передачи STM-1. Перегруппированные субблоки  TU-12   преобразуются  в    последовательную  форму  и  в частично заполненном вторичном формате со скоростью передачи 155,52 Мбит/с поступают в основной или резервный БУН.

Контроль  за  работой  блока  БО-34М  и  управление  им  осуществляет   КМ  через контроллер БО-34М (на рис. 2.37 не показаны).

Линейный блок SLM-4 мультиплексора является оконечным оборудованием линейного тракта системы передачи SDH четвертого уровня. Он предназначен для обработки четырех сигналов, которые могут быть плезиохронными  сигналами со скоростью передачи 139,264

Мбит/с, синхронными сигналами со скоростью передачи 155,52 Мбит/с или их комбинацией

(см. рис. 2.2, а).

В тракте передачи блок SLM-4 мультиплексирует любые четыре из  указаных типов сигналов в  ЦГС формата STM-4 и преобразует этот сигнал в  ЦЛС, который со скоростью передачи 622,08 Мбит/с поступает в волоконно-оптический ЦЛТ.

В тракте приема блок SLM-4 преобразует принятый оптический ЦЛС в электрический ЦГС формата STM-4 и демультиплексирует его на четыре исходных цифровых потока.

Линейный   блок   SLM-4   спроектирован  и   разработан   для   обеспечения   плавного управляемого перехода от сети, построенной с  использованием систем передачи PDH, к транспортной сети SDH.

Линейный блок SLM-4 состоит из таких устройств:

1)шесть  преобразователей сигналов из  последовательной формы  в  параллельную  и обратно  –  из  них  4  преобразователя  обрабатывают сигналы   со   скоростью  передачи 155,52 Мбит/с – это ASIC SIRPIT 155M, а два – со скоростью передачи 622,08 Мбит/с – это ASIC SIRPIT 622M ТХ и ASIC SIRPIT 622M RX;

2)пять специализированных процессоров – из них 4 процессора для обработки сигналов

STM-1 (ASIC процессора STM-1) и один – для сигнала STM-4 (ASIC процессора STM-4);

3)электронно-оптический преобразователь, или ОПД;

4)оптоэлектронный преобразователь, или ОПМ;

5)контроллер блока SLM-4.

Структурная схема линейного блока SLM-4 приведена на рис. 2.38.

Рис. 2.38

Рассмотрим кратко прохождение сигналов в трактах передачи и приема блока и работу основных  его   устройств  по   схеме   обработки   трафика   в    устройствах   блока   SLM-4, представленной на рис. 2.39, где тракты передачи и приема показаны раздельно.

Тракт передачи. Нагрузка четырех групповых блоков AUG в  виде четырех потоков в последовательной форме со скоростью передачи 155,52 Мбит/с в  плавающем первичном формате поступает на входы блока SLM-4, где преобразуется в параллельную форму. Сигнал каждого потока обрабатывается  своим процессором STM-1. В них формируются секционные заголовки в   форме  байтов MSOH  и  RSOH,   которые  вставляются на  соответствующие позиции внутри всех четырех циклов передачи STM-1.

Рис. 2.39

Далее     результирующие     сигналы     скремблируются     и     в       процессоре     STM-4 мультиплексируются  по  байтам.  Несмотря  на  то,  что  скремблирование  выполняется на уровне сигналов STM-1, достигается необходимое скремблирование сигнала STM-4, которое удовлетворяет рекомендациям ITU-T. При этом в результирующем сигнале цикла передачи STM-4 байты синхронизации переписываются, чтобы сохранить синхронизацию при отказе в

работе одного из процессоров STM-1. Затем выполняется проверка сигналов цикла передачи STM-4 на четность с целью обнаружения ошибок, возникших при мультиплексировании. Эта проверка проводится методом BIР-8, что позволяет  обнаруживать ошибки в  предыдущем цикле  передачи.  В  результате  проверки  формируется  8-битовая кодовая группа,  которая скремблируется  и   помещается   в    секционный  заголовок  SOH  (байт  B1)  STM-1  №  1 следующего цикла передачи. Результирующий сигнал с выхода процессора STM-4 поступает на преобразователь, где превращается в  последовательную  форму, и далее со скоростью передачи   622,08    Мбит/с   подается    на   вход    ОПД.    В    нем    электронно-оптическое преобразование передаваемых  сигналов  выполняется путем модуляции по интенсивности источника  оптического излучения. В результате на выходе ОПД формируется  оптический ЦЛС с заданными параметрами, который передается по ООВ линейного кабеля.

Рис. 2.39

Тракт  приема.  Входящий  оптический  ЦЛС  со  скоростью  передачи  622,08  Мбит/с поступает на вход ОПМ, который выполняет оптоэлектронное преобразование принимаемых сигналов. В  состав приемника  входят устройства, которые   обеспечивают необходимое усиление  и  регенерацию  полученных  электрических  сигналов, а  усилитель-ограничитель обеспечивает  независимость  оптимума    «глаза»    диаграммы   от   амплитуды   входных импульсов, что  позволяет  обрабатывать сигналы,  передаваемые по  участкам  линейного оптического кабеля различной длины. Кроме того, приемник содержит выделитель тактовой частоты, сигналы с выхода которого восстанавливают тактовую синхронизацию полученного ЦГС.

Обработанный  в   приемнике  сигнал  далее  преобразуется  в   параллельную  форму  и поступает в  процессор STM-4. Здесь сигналы синхронизируются по  отношению к циклу передачи STM-4 и разделяются на четыре потока байтов STM-1, которые поступают на входы четырех процессоров STM-1. В них сигналы  дескремблируются, затем из них выделяются байты секционного заголовка SOH  STM-1, которые обрабатываются, используются и далее ликвидируются.  В   каждом   процессоре   STM-1   полученная   нагрузка   в    формате   AU-4 пересинхронизируется  к  местному  сигналу  синхронизации  цикла  передачи  STM-1.  Для полученных сигналов нагрузки формируются новые значения указателя AU-4 PTR, которые вводятся  на   соответствующие позиции.   Сформированные  четыре   сигнала    нагрузки выводятся из процессоров STM-1 в параллельной форме, преобразуются в последовательную форму и со скоростью передачи 155,52 Мбит/с в плавающем первичном формате поступают в блоки управления нагрузкой.

Функционирование линейного блока SLM-4 и контроль за его работой  проходят под управлением контроллера данного блока и контроллера мультиплексора STM-4.

Рассмотренный линейный блок SLM-4 используется при работе мультиплексора STM-4 в   оконечном  незащищенном  режиме.  При  наличии  двух  блоков   (SLM-4A   и  SLM-4B) мультиплексор  STM-4  может  работать  в   оконечном  защищенном  режиме  или  в   режиме выделения/вставки.   Одним  из  примеров указанных   режимов   использования  линейных блоков SLM-4A и SLM-4B является мультиплексор TN-4X компании Nortel, работа которого в режиме выделения/вставки показана на рис. 2.40. Он обеспечивает возможность выделения и вставки какого-либо одного из четырех сигналов AUG. В направлении передачи групповой сигнал AUG, выбранный элемент-менеджером или сетевым менеджером, поступает на вход блока  SLM-4  (А   или  В)  из  основного или  резервного БУН.  Выбором  основного или резервного сигнала управляет контроллер мультиплексора STM-4.

Рис. 2.40

Источник: Хмелёв К. Ф. Основы SDH: Монография. – К.: ІВЦ «Видавництво «Полігехніка»», 2003.-584 с.:ил.

Вы можете следить за любыми ответами на эту запись через RSS 2.0 ленту. Вы можете оставить ответ, или trackback с вашего собственного сайта.

Оставьте отзыв

XHTML: Вы можете использовать следующие теги: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <s> <strike> <strong>

 
Rambler's Top100