Особенности построения блоков системы передачи

7.3.1.  Оконечный блок доступа типа ТАU 4 х 140

Блок имеет четыре двунаправленных тракта и обеспечивает одновременную обработку четырех сигналов. В каждом тракте передачи обработка начинается с поступления сигнала Е4 (D4) на вход блока и  заканчивается выходами из блока двух (основного и резервного) внутренних сигналов stm-1p. В тракте приема сигналы обрабатываются в обратном порядке, т. е. от поступления двух внутренних сигналов stm-1p на один из входов блока до появления сигналов Е4 (D4) на соответствующих выходах блока.

Аппаратурная реализация блока ТАU 4 х 140 обеспечивает следующие функции:

–    преобразование кода стыка CMI в бинарный код BIN, или двоичный  код в тракте передачи и обратное преобразование в тракте приема;

–    выполнение шлейфов;

–    синхронизация сигналов Е4 (D4) и stm-1p в трактах передачи и приема;

–    преобразование  сигналов  Е4  (D4)  в  формат  модуля  stm-1p  в  трактах  передачи  и обратное преобразование в трактах приема;

–    заполнение  служебных  байтов  в  циклах  передачи  сигналов  в  трактах  передачи  и обработка указанных байтов в трактах приема;

–    блокировка в цикле передачи модуля stm-1p;

–    выполнение защитного переключения.

Функции программного обеспечения блока TAU 4 х 140 управляются процессором UP

блока, который обеспечивает следующие возможности:

1)     установку режима функционирования микросхем ASIC в блоке;

2)     сбор индикаций;

3)     обработку заголовка POH;

4)     принятие решения о необходимости защитного переключения;

5)     вычисление статистики качества транспортирования сигналов;

6)     поддержку связи с блоком управления SU (связь SU-UP).

Рассмотрим   прохождение   сигналов   в   трактах   передачи   и   приема   по    схеме,

изображенной на рис. 7.18, где показан один двунаправленный тракт.

Рис. 7.18

Тракт передачи условно можно разделить на две составные части: входное устройство и  преобразователь  формата  сигнала.  Первая  часть  состоит  из   обнаружителя  сигнала, преобразователя кода передачи ПК Пер и селектора, а вторая – из преобразователя структуры цикла передачи сигнала Е4, устройств FIFO и формирователя сигнала stm-1p.

Вся  работа  тракта  передачи  происходит  под  воздействием  сигналов  управления  от процессора,  сигналов  генератора  фрейма  (внутреннее  управление)  и  сигналов  источника синхронизации.

Сигнал  Е4  в  коде  СМI  поступает  в  обнаружитель  сигнала,  где  осуществляется  его проверка на удовлетворение критерию наличия сигнала. Если сигнал слабый и принимается решение, что он не обнаружен, т. е. сигнала на входе нет, то появляется индикация СМI LOS, что означает отсутствие входного сигнала. При отсутствии такой индикации входной сигнал проходит на ПК Пер и выделитель  тактовой частоты ВТЧ, или выделитель хронирующего сигнала частотой 280 МГц. В устройстве ПК Пер сигнал, поступивший в стыковом коде СМI, преобразуется в  двоичный, или бинарный сигнал BIN, который проходит в селектор, или устройство выбора. Селектор служит для приема либо поступившего входного  сигнала с выхода ПК Пер, либо сигнала с выхода соответствующего тракта приема данного блока (при образовании шлейфа).

Следовательно,   устройство   выбора   обеспечивает   функциональные    возможности образования  шлейфа  на  дальнем  конце  для  данного  тракта.  С  выхода  селектора  сигнал подается   на   преобразователь   структуры   сигнала   Е4.    Здесь   цикл   передачи   этого плезиохронного  сигнала  преобразуется  в  сигнал   контейнера  С-4,  структура  которого показана на рис. 2.18. Происходит  выравнивание цикла передачи поступившего сигнала и проверка этого выравнивания.

Выравнивание начинается с поиска байтов цикловой синхронизации А1 и А2, которые находятся на отведенных им позициях в структуре цикла передачи (фрейма).

Время выравнивания, если сигнал свободен от ошибок, не должно превышать 250 мкс (длительность  двух  фреймов  сигнала  STM-1).  Когда  выравнивание  достигнуто,  система мониторинга следит за ошибками, которые могут возникнуть в процессе обработки сигнала. При  нарушении  правильной  битовой  структуры фрейма,  когда  она  не  обнаруживается в течение 625 мкс, вводится сигнал выпадения из фрейма (вне фрейма) –OOF. Если этот сигнал остается в течение определенного времени (0…3 мс), установленного оператором с помощью процессора, то выдается аварийный сигнал LOF (Потеря фрейма).  Здесь же выполняется обнаружение ошибок, их подсчет и вычисление коэффициента ошибок ВЕR.

Логически  дальнейшее  преобразование  сформированного  сигнала  С-4  происходит  в такой последовательности: формируется сигнал VC-4, к  которому добавляется указатель, создавая  сигнал  AU-4;  добавлением  к   сигналу  AU-4  байтов  заголовка  SОН,  которые устанавливаются в нулевое  значение, кроме байтов А1 и А2, формируется фрейм сигнала stm-1p.

Однако в блоке TAU 4 х 140 вышеизложенное выполняется за один шаг.  Устройство FIFO     (первый      вошел,      первый      вышел)      содержит      преобразователь      сигнала последовательный/параллельный (ASIC SIRPIT), который представляет каждый байт сигнала в регистр памяти в параллельном  виде. Устройство сдвига обеспечивает прием байта Z, задержанного в сигнале С-4. Байт Z может задерживать 6 или 7 бит сигнала, чтобы один или два оставшихся бита стали битами наполнения. Они будут использованы далее при создании фрейма  сигнала  STM-1p.  Все  операции  в  FIFO выполняются  под  управлением  сигналов контроллера.

Накопитель собирает и сохраняет (запоминает) сигналы перед формированием фрейма сигнала  stm-1p.  Необходимость  этого  запоминания   вызвана  неравномерностью  поиска сигналов, который (поиск) возникает при создании фрейма сигнала stm-1p. Все собранные в накопителе сигналы: кодовые группы сигналов нагрузки (96I), байт заголовка РОН, байты X, F,  Z  и  другие   под  управлением  сигналов  генератора  внутреннего  управления  и  под наблюдением  сигналов  синхронизации  считываются  в  формирователь   фрейма  сигнала stm-1p. Далее в тракте передачи вычисляется кодовая группа  BIP-8, которая в следующем цикле передачи помещается на позицию байта В3 заголовка РОН.

Таким образом, в результате преобразований четырех сигналов Е4 на  выходе тракта передачи блока TAU 4 х 140 появляются два потока одинаковых сигналов stm-1p, которые в сопровождении сигналов синхронизации поступают на вход блока оптического передатчика типа TXU STM-16.

Процесс формирования структуры цикла передачи сигнала stm-1p показан на рис. 7.19,

краткие пояснения к которому приводятся ниже.

Цикл передачи сигнала Е4 имеет длительность 15,625 мкс и содержит  2176 бит, из которых  2148  являются  информационными  и  28  –  служебными.  Эта  последовательность разбита на 4 группы по 544 бит. Каждая группа используется для передачи информационных и  служебных  сигналов.  Например,  в  первой  группе  на  позициях  1-10  передаются  биты сигнала  цикловой синхронизации 1111010000, на позиции 11 – бит цифровой  служебной связи, на позиции 12 – бит контроля и сигнализации, на позициях 13…554 – информационные биты. Так как фрейм сигнала STM-1 имеет длительность 125 мкс, а сигнала Е4 15,625 мкс, то в цикле передачи сигнала  STM-1 укладывается 8 фреймов сигнала Е4, что составляет 2176 байт.

Следовательно, не один цикл передачи сигнала E4, который содержит  всего 272 байт (2176 бит /8), преобразуется в структуру, показанную на рис. 2.18 (20 блоков по 13 байт, что составляет 260 байт), а каждые 8 циклов  передачи сигнала Е4 преобразуются в 9 строк указанной на рис. 2.18 структуры.

В   результате   получается,   что   2176   байт   восьми   циклов   передачи   сигнала   Е4 преобразуются в 2340 байт (260 байт х 9 строк), которые и представляют собой контейнер С-4, т. е. 8 циклов передачи сигнала Е4  «загружаются» в контейнер С-4 модуля STM-1, который имеет ёмкость 2340 байт.

Рис. 7.19

Из общей разности (2340 – 2176) = 164 байт на одну строку приходится 164  байт: 9 строк = 18,2(2) байт. Это подтверждает и рис. 2.18, где показано, что из 20 байт W, X, Y и Z байт  W  является  информационным,  а  байт  Z  информационным  является  лишь  частично (имеет пять информационных битов). Остается 18 байт – это 5 байт X и 13 байт Y, а также

«неинформационная» часть байта Z.

Тракт приема блока TAU 4×140 имеет три составные части:

1) входное устройство в составе трех селекторов и двух устройств поиска синхронизма;

2) распределитель   сигнала,   который   образуют  устройства   обработки   указателя  и выделение заголовка РОН, а также устройства FIFO;

3) выходное устройство, состоящее из селектора и преобразователя кода приема ПК Пр.

Вся работа тракта приема осуществляется под воздействием сигналов  управления и синхронизации.

Два потока сигналов stm-1p (основной и резервный) в двоичном коде поступают на два входа одного из четырех трактов приема. С этих входов сигналы попадают на два селектора, на которые могут приходить также одноименные сигналы stm-1p с выходов тракта передачи, т.  е.  здесь  создается  функциональная  возможность  выполнить  шлейф  сигналов  stm-1p  с выходов тракта передачи на входы соответствующего тракта приема.

Выбранные селекторами 1 и 2 сигналы поступают на устройства поиска синхронизма. Этот  поиск  основан  на  использовании  механизма  конечного  состояния,  который  ищет  в поступившем сигнале stm-1p три байта А1 и три байта А2 сигнала цикловой синхронизации. Если эти байты находятся  правильно, то синхронизм для сигналов одного цикла передачи установлен.  Затем ищется та же последовательность (три байта А1 и три байта А2) для следующего цикла передачи и т. д.

Механизм конечного состояния постоянно следит за правильным обнаружением байтов А1 и А2 на ожидаемых для них позициях и  поддержанием установленного синхронизма принятых    сигналов.    Если     для     четырех    последовательных    фреймов    правильная последовательность А1 и А2 на ожидаемых позициях не обнаружена, синхронизм считается потерянным, выдается аварийный сигнал LOF.

Два потока принятых синхронизированных сигналов stm-1p в сопровождении сигналов синхронизации   поступают   на   третий   селектор,    который   предпочтительный   (более качественный) поток пропускает в  устройство обработки указателя и выделения заголовка РОН. Здесь прежде всего проверяется и обрабатывается указатель AU-PTR каждого фрейма сигнала   stm-1.  Для  этого  указателя  согласно  Рекомендациям  МСЭ-Т  G.709  и   G.783 определено три состояния:

1)состояние NORM;

2)AIS тракта AU-4, т. е. в указателе AU-4 PTR все единицы; 3)потеря указателя – LOP.

При состоянии указателя NORM заголовок РОН извлекается,  записывается в ОЗУ и обрабатывается процессором UP блока TAU 4 х 140.  По  результатам сравнения принятого байта  В3  заголовка  РОН  с   вычисленной  проверкой  принятого  сигнала  на  четность рассчитывается   коэффициент  ошибок.  Полученные  данные  накапливаются  в  счетчике ошибок,  который  называется  счетчиком  BIP-8. Каждые 100  мс процессор  UP  считывает содержимое  этого  счетчика  для  представления  данных  в  результаты  текущего  контроля параметров (см. подразд. 7.2.7).

Для  определения  коэффициента  ошибок,  проводятся  и  другие   вычисления.  Все вышеизложенное в отношении байта В3 выполняется и с байтом G1 заголовка РОН, чтобы установить в сигнале VC-4 ошибки для счетчика FEBE (блок с ошибками на дальнем конце).

Хотя на выходе устройства обработки указателя и выделения заголовка  РОН сигнал находится еще в формате С-4, ошибки в сигнале Е4 подсчитываются в этом устройстве.

Сигнал в формате С-4 с выхода устройства обработки указателя и выделения заголовка РОН подается на регистр сдвига, который используется для «плотной упаковки» цифровых сигналов.

Частота  считывания  сигналов  из  FIFO  должна  быть  равна  средней  частоте  записи сигналов на его входе. Это достигается тем, что частота считывания принята равной 280 МГц, но  с  помощью  ФАПЧ  она  изменяется   таким  образом,  что  считывание  происходит  с половинной пропускной способностью буфера FIFO, т. е. со скоростью передачи 140 Мбит/с.

Считанный сигнал Е4 поступает в селектор 4, который позволяет образовать шлейфы. Пройдя преобразователь кода ПК Пp, сигнал Е4 в коде  CMI через буферный усилитель поступает на выход данного тракта приема блока TAU 4 х 140.

Источник: Хмелёв К. Ф. Основы SDH: Монография. – К.: ІВЦ «Видавництво «Полігехніка»», 2003.-584 с.:ил.

Вы можете следить за любыми ответами на эту запись через RSS 2.0 ленту. Вы можете оставить ответ, или trackback с вашего собственного сайта.

Оставьте отзыв

XHTML: Вы можете использовать следующие теги: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <s> <strike> <strong>

 
Rambler's Top100