х STM-1e

Блок TAU 4 х STM-1e имеет четыре двунаправленных тракта и позволяет одновременно обрабатывать   четыре   сигнала.   В   каждом   тракте   передачи   обработка   начинается   с поступления  сигналов  STM-1e  на  вход  блока  и  заканчивается  выходом  из  блока  двух (основного  и  резервного)  внутренних  сигналов  stm-1p  мультиплексора.  В  тракте  приема сигналы обрабатываются в обратном порядке, т. е. от поступления двух внутренних сигналов stm-1p  на  два  входа  четырех  трактов  приема  блока  до  появления  сигнала  STM-1e  на соответствующем выходе блока. Структурная схема одного двунаправленного тракта блока приведена на рис. 7.20.

Рис. 7.20

Тракт передачи состоит из входного устройства и распределителя сигнала  STM-1e. Работа  устройств  тракта  передачи  проходит  под  управлением  сигналов   процессора  и синхронизации.

Сигнал STM-1e в коде CMI поступает в обнаружитель сигнала, где он проверяется по критерию наличия сигнала. Если сигнал слишком слабый и принимается решение, что он не обнаружен, то выдается индикация о потере  сигнала – CMI LOS. Здесь же имеется точка контроля,  которая  позволяет  измерить  входной  сигнал  STM-1e  без  нарушения  трафика. Уровень  входного  сигнала  ослаблен  на  20  дБ  относительно  его  истинного  значения.  Из поступившего сигнала выделяется сигнал тактовой синхронизации, который  используется для считывания передаваемого сигнала в преобразователь кода передачи ПК Пер.

С   выхода   преобразователя   кода   двоичный   сигнал   в   сопровождении   тактовой синхронизации  поступает  в  распределитель  сигнала  STM-1e,  в  частности,  в  устройство выбора,  или  селектор.  Сюда  может  поступать  также   сигнал  с  выхода  формирователя соответствующего тракта приема, т. е. имеется  функциональная возможность образования шлейфа на дальнем конце для данного тракта.

В   устройстве   поиска   синхронизма   происходит   выравнивание   цикла    передачи поступившего  сигнала  STM-1e,  которое  начинается  с  поиска  байтов  А1  и  А2  цикловой синхронизации. Они находятся на установленных для них  позициях  в структуре фрейма

поступившего  сигнала.  Если  этот  сигнал  свободен  от  ошибок,  то  время  выравнивания фрейма, т. е. время вхождения в синхронизм, не должно превышать 250 мкс (длительность двух фреймов модуля STM-1).

Когда цикловая синхронизация установлена, т. е. выравнивание фрейма  достигнуто, устройство синхронизации продолжает следить за отказами. Если приемник синхросигнала примет с ошибками четыре последовательные синхрогруппы (три байта А1 и три байта А2), то появляется сигнал «вне фрейма» – OOF STM. Когда сигнал «вне фрейма» сохраняется в течение  заданного времени (0…3 мс), установленного оператором с помощью  процессора, выдается аварийный сигнал «Потеря фрейма» – LOF STM.

В  следующих  устройствах  тракта  передачи:  вычисление  BIP-8,  дескремблирование сигнала STM-1 и вычисление BIP-24 выполняются соответствующие обработки. Результаты указанных  вычислений  далее  используются  в  устройстве  проверки  (сравнения)  BIP  для обнаружения ошибок.

В  устройстве  обработки  заголовка  SОН  извлекаются  байты  В1,  С1,   D1,  D2,  D3 заголовка RSOH и байты В2, К2, D4, …, D12 заголовка МSОН. Байты В1 и В2 передаются в устройство  сравнения  ВIP  для  обнаружения  ошибок.  Байт  С1  (идентификатор  сигнала STM-1) используется процессором для сравнения с ожидаемым значением байта С1. Байт К2 анализируется,   чтобы   определить  (узнать),  есть  ли  активная  индикация  о  состоянии мультиплексной секции MS: AIS MS (сигнал индикации аварии MS) или FERF MS (отказ в приеме  на  дальнем  конце  MS).  Если  в  трех  последовательных  фреймах  принимаемого сигнала биты 6, 7 и 8 байта К2 имеют значение «111», то появляется индикация AIS MS, а если – «110», то индикация FERF MS. Байт  К1 используется для защитного переключения СЛТ (см. подразд. 7.2.4), поэтому здесь не рассматривается.

Байты D1, D2, D3 образуют канал служебной связи со скоростью передачи 64 кбит/с х 3

= 192 кбит/с на регенерационной секции, а байты D4…D12 заголовка MSOH предназначены для образования канала служебной связи на секции MS.

Устройство  обработки  указателя  AU-4  PTR  выполняет  его  текущий   контроль  и обработку в соответствии с Рекомендацией ITU-T G. 783. Структура указателя показана на рис. 2.10. Значение указателя определяется десятью битами (5 бит I и 5 бит D) байтов H1 и H2. В устройстве обработки значение указателя считывается, чтобы увидеть состояние битов I и D. Если большинство (из пяти) битов I установлены в состояние «1», то это увеличивает значение указателя на один для следующих поступающих фреймов сигнала  STM-1. Если в состояние «1» устанавливаются большинство битов D, то это уменьшает значение указателя на один для последующих фреймов модуля STM-1.

В  случае,  когда  в  состояние  «1»  устанавливаются  все  10  бит   указателя,  то  это отмечается индикацией недопустимого значения указателя, т. е. появляется предупреждение AIS AU-4  PTR. Восемь  последовательных  фреймов  сигнала  с  этой  индикацией  вызывает появление состояния LOP – «Потеря указателя».

Чтобы показать, что значение указателя подверглось изменению из-за новой полезной информации, используется флаг новых данных NDF. Восемь  последовательных индикаций NDF вызывает появление состояния LOP.

В  устройстве  формирователя  сигнала  выполняется  его  преобразование  к  формату внутреннего  сигнала  stm-1p  мультиплексора  путем  восстановления  байтов  А1  и  А2.  На выходе  тракта  передачи  появляются  два  потока  одинаковых  сигналов  stm-1p,  которые  в сопровождении сигналов синхронизации поступают на вход блока оптического передатчика типа TXU STM-16.

Тракт приема состоит из формирователя цикла передачи сигнала STM-1e и выходного устройства.  Работа  устройств  тракта  приема  осуществляется  под  управлением  сигналов процессора и синхронизации.

Сигнал  stm-1p  в  двоичном  коде  в  сопровождении  сигналов  тактовой  синхронизации вводится в устройство проверки синхронизма. Проверка  выполняется с целью выяснить: не имеют  ли  байты  сигнала  stm-1p  ошибок  и  имеет  ли  сигнал  цикловую  структуру.  Далее вычисляется BIP-24 для каждого фрейма сигнала STM-1, исключая заголовок RSOH. Результаты вычисления подаются в устройство проверки BIP-24 для сравнения и обнаружения ошибок.

Фреймы входного сигнала stm-1p и выходного сигнала STM-1e не  синхронизированы. Следовательно,  необходимо  устройство  корректировки  указателя,  чтобы  компенсировать расхождения циклов передачи указанных  сигналов. Сигнал stm-1p записывается в буфер указателя  со  скоростью   синхронизации  этого  сигнала.  Считывается  сигнал  STM-1e  со скоростью  синхронизации блока TAU 4 х STM-1e, который может синхронизироваться от различных  источников.  Различие  в  скоростях  записи  и  считывания  может  вызвать  или переполнения  буфера  указателя,  или  его  опустошение.  Для  исключения  этих  явлений  в устройстве,  генерирующем  сигнал  положительного   или  отрицательного  выравнивания указателя, установлены ограничения.

Если устройство принимает сигнал положительного выравнивания и в  течение  трех последних  фреймов  выравнивание  не  произошло,  то  биты  I  указателя  инвертируются,  а последующие фреймы будут иметь значение указателя, увеличенное на единицу.

Если  устройство  принимает  сигнал  отрицательного  выравнивания  и  в  течение  трех последних фреймов выравнивание не достигнуто, то инвертируются  биты D указателя, а последующие фреймы будут иметь значение указателя, уменьшенное на единицу.

Показание счетчика значений указателя будет увеличиваться, пока не будет  найден байт  J1  заголовка  РОН  (см.  рис.  2.8,  б).  Затем  счетчик  будет  удерживать  это  значение указателя. Каждое выравнивание указателя заканчивается его значением в счетчике, которое сохраняется  для  чтения  процессором,  чтобы  давать  индикацию  о  том,  как  хорошо  (или плохо) синхронизирован блок TAU 4 х  STM-1e  (см. подразд. 7.2.1). Синхронизированный сигнал STM-1e с нулевыми байтами заголовка SOH поступает в устройство ввода заголовков MSOH   и   RSOH.   Здесь   же   реализуется   возможность   ввода   битовых   ошибок   путем инвертирования байтов В1 (RSOH) и В2 (MSOH).

Следовательно,     в     приемном     оборудовании     можно     моделировать     события возникновения битовых ошибок. Инверсия байта BIP-8 моделирует 8  ошибок, а инверсия трех байтов BIP-24 моделирует 24 ошибки.

Далее снова по всему сигналу, исключая заголовок RSOH, вычисляется BIP-24, сигнал скремблируется и вычисляется BIP-8.

В конце тракта приема по запросу от процессора, которым управляет  оператор  через блок  управления  SU,  может  устанавливаться  шлейф  на  ближнем  конце  или  шлейф  на дальнем конце.

Выходное устройство тракта приема образуют селектор и преобразователь кода приема ПК  Пр,  где  двоичный  сигнал  преобразуется  в  сигнал  стыка  в  коде  СМI.  Этот  сигнал синхронизирован частотой 311 МГц, но с помощью системы ФАПЧ считывание происходит с половинной пропускной способностью выходного  буфера,  т. е. со скоростью передачи 155,52 Мбит/с.

Таким образом, на выходе тракта приема будет сигнал STM-1e в коде СМI с заданными параметрами, который по стыковой цепи передается потребителю.

Источник: Хмелёв К. Ф. Основы SDH: Монография. – К.: ІВЦ «Видавництво «Полігехніка»», 2003.-584 с.:ил.

Вы можете следить за любыми ответами на эту запись через RSS 2.0 ленту. Вы можете оставить ответ, или trackback с вашего собственного сайта.

Оставьте отзыв

XHTML: Вы можете использовать следующие теги: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <s> <strike> <strong>

 
Rambler's Top100